order_bg

פּראָדוקטן

LCMXO2-256HC-4TG100C אָריגינעל און נייַ מיט קאַמפּעטיטיוו פּרייַז אין לאַגער IC סאַפּלייער

קורץ באַשרייַבונג:

די קאָמפּלעקס פּראָגראַממאַבלע לאָגיק מיטל (CPLD) איז אַ אַפּלאַקיישאַן-ספּעציפיש ינטעגראַטעד קרייַז (אַסיק) אין די לסי (גרויס סקאַלע ינטעגראַטעד קרייַז) ינטעגראַטעד קרייַז).עס איז פּאַסיק פֿאַר קאָנטראָל אינטענסיווע דיגיטאַל סיסטעם פּלאַן, און די פאַרהאַלטן קאָנטראָל איז באַקוועם.CPLD איז איינער פון די פאַסטאַסט גראָוינג דעוויסעס אין ינאַגרייטיד סערקאַץ.
קאַמפּאָונאַנץ פון CPLD
CPLD איז אַ קאָמפּלעקס פּראָוגראַמאַבאַל לאָגיק מיטל מיט גרויס וואָג און קאָמפּלעקס סטרוקטור, וואָס געהערט צו די קייט פון גרויס-וואָג ינאַגרייטיד סערקאַץ.

 


פּראָדוקט דעטאַל

פּראָדוקט טאַגס

פּראָדוקט אַטריביוץ

פּבפרעע קאָד יא
ראָהס קאָד יא
טייל לעבן ציקל קאָד אַקטיוו
די מאַנופאַקטורער LATTICE SEMICONDUCTOR CORP
טייל פּעקל קאָד QFP
פּעקל באַשרייַבונג LFQFP,
שטיפט גראף 100
דערגרייכן קאָמפּליאַנסע קאָד געהאָרכיק
ECCN קאָד EAR99
HTS קאָד 8542.39.00.01
סאַמיקסיס מאַנופאַקטורער לאַטאַס סעמיקאַנדאַקטער
נאָך שטריך אויך אַפּערייץ ביי 3.3 V נאָמינאַל צושטעלן
JESD-30 קאָד S-PQFP-G100
JESD-609 קאָד e3
לענג 14 מם
מויסטשער סענסיטיוויטי מדרגה 3
נומער פון דעדאַקייטאַד ינפּוץ  
נומער פון איך / אָ לינעס  
נומער פון ינפּוץ 55
נומער פון אַוטפּוץ 55
נומער פון טערמינאַלס 100
אַפּערייטינג טעמפּעראַטור-מאַקס 85 °C
אַפּערייטינג טעמפּעראַטור-מינ  
ארגאניזאציע 0 דעדאַקייטאַד ינפּוץ, 0 איך / אָ
רעזולטאַט פֿונקציע געמישט
פּעקל גוף מאַטעריאַל פּלאַסטיק / עפּאָקסי
פּעקל קאָד LFQFP
פּעקל עקוויוואַלאַנס קאָד TQFP100,.63SQ
פּעקל פאָרעם קוואַדראַט
פּעקל סטייל פלאַך פּאַק, נידעריק פּראָפיל, פייַן פּעך
פּאַקינג אופֿן טאַץ
שפּיץ ריפלאָו טעמפּעראַטור (סעל) 260
מאַכט סופּפּליעס 2.5/3.3 V
פּראָגראַממאַבלע לאָגיק טיפּ FLASH PLD
פאַרשפּרייטונג פאַרהאַלטן 7.36 ns
קוואַליפיקאַציע סטאַטוס ניט קוואַלאַפייד
זיצן הייך-מאַקס 1.6 מם
צושטעלן וואָולטידזש-מאַקס 3.462 V
צושטעלן וואָולטידזש-מינ 2.375 V
צושטעלן וואָולטידזש-נאָם 2.5 V
ייבערפלאַך בארג יאָ
טעמפּעראַטור גראַד אנדערע
טערמינאַל ענדיקן מאַט טין (סנ)
טערמינאַל פאָרעם GALL WING
טערמינאַל פּעך 0.5 מם
טערמינאַל שטעלע קוואַד
צייט @ פּיק ריפלאָוו טעמפּעראַטור-מאַקס (s) 30
ברייט 14 מם

 

 

פּראָדוקט הקדמה

די קאָמפּלעקס פּראָגראַממאַבלע לאָגיק מיטל (CPLD) איז אַ אַפּלאַקיישאַן-ספּעציפיש ינטעגראַטעד קרייַז (אַסיק) אין די לסי (גרויס סקאַלע ינטעגראַטעד קרייַז) ינטעגראַטעד קרייַז).עס איז פּאַסיק פֿאַר קאָנטראָל אינטענסיווע דיגיטאַל סיסטעם פּלאַן, און די פאַרהאַלטן קאָנטראָל איז באַקוועם.CPLD איז איינער פון די פאַסטאַסט גראָוינג דעוויסעס אין ינאַגרייטיד סערקאַץ.

קאַמפּאָונאַנץ פון CPLD

CPLD איז אַ קאָמפּלעקס פּראָוגראַמאַבאַל לאָגיק מיטל מיט גרויס וואָג און קאָמפּלעקס סטרוקטור, וואָס געהערט צו די קייט פון גרויס וואָג.ינאַגרייטיד סערקאַץ.

CPLD האט פינף הויפּט פּאַרץ: לאַדזשיקאַל מענגע בלאָק, מאַקראָו אַפּאַראַט, עקסטענדעד פּראָדוקט טערמין, פּראָוגראַמאַבאַל ווייערד מענגע און איך / אָ קאָנטראָל בלאָק.

1. לאַדזשיקאַל מענגע בלאַק (לאַב)

א לאַדזשיקאַל מענגע בלאָק באשטייט פון אַ מענגע פון ​​16 מאַקראָו סעלז, און קייפל לאַבס זענען פארבונדן צוזאַמען דורך אַ פּראָוגראַמאַבאַל מענגע (PIA) און אַ גלאבאלע ויטאָבוס

2. מאַקראָו אַפּאַראַט

די מאַקראָו אַפּאַראַט אין די MAX7000 סעריע באשטייט פון דריי פאַנגקשאַנאַל בלאַקס: אַ לאַדזשיקאַל מענגע, אַ פּראָדוקט סעלעקציע מאַטריץ און אַ פּראָוגראַמאַבאַל רעגיסטרירן.

3. עקסטענדעד פּראָדוקט טערמין

איין פּראָדוקט טערמין פון יעדער מאַקראָו צעל קענען זיין ריווערסלי געשיקט צוריק צו די לאַדזשיקאַל מענגע.

4. פּראָגראַממאַבלע ווייערד מענגע פּיאַ

יעדער לאַב קענען זיין קאָננעקטעד צו פאָרעם די פארלאנגט לאָגיק דורך די פּראָוגראַמאַבאַל ווייערד מענגע.דער גלאבאלע ויטאָבוס איז אַ פּראָוגראַמאַבאַל קאַנאַל וואָס קענען פאַרבינדן קיין סיגנאַל מקור אין די מיטל צו זיין דעסטיניישאַן.

5. איך / אָ קאָנטראָל בלאָק

די I/O קאָנטראָל בלאָק אַלאַוז יעדער I/O שפּילקע צו זיין ינדיווידזשואַלי קאַנפיגיערד פֿאַר אַרייַנשרייַב / רעזולטאַט און ביידירעקטיאָנאַל אָפּעראַציע.

פאַרגלייַך פון CPLD און FPGA

כאָטש ביידעFPGAאוןCPLDזענען פּראָוגראַמאַבאַל אַסיק דעוויסעס און האָבן פילע פּראָסט קעראַקטעריסטיקס, ווייַל פון די דיפעראַנסיז אין די סטרוקטור פון CPLD און FPGA, זיי האָבן זייער אייגענע קעראַקטעריסטיקס:

1.CPLD איז מער פּאַסיק פֿאַר קאַמפּליטינג פאַרשידן אַלגערידאַמז און קאָמבינאַטאָריאַל לאָגיק, און FP GA איז מער פּאַסיק פֿאַר קאַמפּליטינג סאַקווענטשאַל לאָגיק.אין אנדערע ווערטער, FPGA איז מער פּאַסיק פֿאַר פליפּ-פלאָפּ רייַך סטרוקטור, בשעת CPLD איז מער פּאַסיק פֿאַר פליפּ-פלאָפּ לימיטעד און פּראָדוקט טערמין רייַך סטרוקטור.

2.די קעסיידערדיק רוטינג סטרוקטור פון CPLD דיטערמאַנז אַז זייַן טיימינג פאַרהאַלטן איז מונדיר און פּרידיקטאַבאַל, בשעת די סעגמענטעד רוטינג סטרוקטור פון פפּגאַ דיטערמאַנז זייַן פאַרהאַלטן אַנפּרידיקטאַביליטי.

3.FPGA האט מער בייגיקייט ווי CPLD אין פּראָגראַממינג.CPLD איז פּראָוגראַמד דורך מאָדיפיצירן די לאָגיק פונקציע מיט אַ פאַרפעסטיקט ינערלעך פֿאַרבינדונג קרייַז, בשעת FPGA איז פּראָוגראַמד דורך טשאַנגינג די וויירינג פון די ינערלעך פֿאַרבינדונג.FP GA קענען זיין פּראָוגראַמד אונטער אַ לאָגיק טויער, בשעת CPLD איז פּראָוגראַמד אונטער אַ לאָגיק בלאָק.

4.די ינאַגריישאַן פון פפּגאַ איז העכער ווי אַז פון קפּלד, און עס האט מער קאָמפּליצירט וויירינג סטרוקטור און לאָגיק ימפּלאַמענטיישאַן.

5.CPLD איז מער באַקוועם צו נוצן ווי פפּגאַ.CPLD פּראָגראַממינג מיט E2PROM אָדער FASTFLASH טעכנאָלאָגיע, קיין פונדרויסנדיק זכּרון שפּאָן, גרינג צו נוצן.אָבער, די פּראָגראַממינג אינפֿאָרמאַציע פון ​​FPGA דאַרף זיין סטאָרד אין פונדרויסנדיק זכּרון, און די נוצן אופֿן איז קאָמפּליצירט.

6. CPLDS זענען פאַסטער ווי פפּגאַס און האָבן אַ גרעסערע צייט פּרידיקטאַביליטי.דאָס איז ווייַל פפּגאַס זענען טויער-מדרגה פּראָגראַממינג און פונאנדערגעטיילט ינטערקאַנעקשאַנז זענען אנגענומען צווישן CLBS, בשעת CPLDS זענען לאָגיק בלאָק-מדרגה פּראָגראַממינג און די ינטערקאַנעקשאַנז צווישן זייער לאָגיק בלאַקס זענען לאַמפּט.

7. אין די פּראָגראַממינג וועג, CPLD איז דער הויפּט באזירט אויף E2PROM אָדער FLASH זכּרון פּראָגראַממינג, פּראָגראַממינג צייט אַרויף צו 10,000 מאל, די מייַלע איז אַז די סיסטעם מאַכט אַוועק די פּראָגראַממינג אינפֿאָרמאַציע איז נישט פאַרפאַלן.CPLD קענען זיין צעטיילט אין צוויי קאַטעגאָריעס: פּראָגראַממינג אויף די פּראָגראַמיסט און פּראָגראַממינג אויף די סיסטעם.רובֿ פון די FPGA איז באזירט אויף SRAM פּראָגראַממינג, די פּראָגראַממינג אינפֿאָרמאַציע איז פאַרפאַלן ווען די סיסטעם איז פּאַוערד אַוועק, און די פּראָגראַממינג דאַטן מוזן זיין געשריבן צוריק צו די SRAM פֿון אַרויס די מיטל יעדער מאָל עס איז פּאַוערד אויף.זיין מייַלע איז אַז עס קענען זיין פּראָוגראַמד אין קיין צייט, און עס קענען זיין פּראָוגראַמד געשווינד אין דער אַרבעט, אַזוי צו דערגרייכן דינאַמיש קאַנפיגיעריישאַן אויף די ברעט מדרגה און סיסטעם מדרגה.

8. CPLD קאַנפאַדענשיאַלאַטי איז גוט, FPGA קאַנפאַדענשיאַלאַטי איז נעבעך.

9.אין אַלגעמיין, די מאַכט קאַנסאַמשאַן פון CPLD איז גרעסער ווי אַז פון FPGA, און די העכער די ינאַגריישאַן גראַד, די מער קלאָר ווי דער טאָג.


  • פֿריִער:
  • ווייַטער:

  • שרייב דיין אָנזאָג דאָ און שיקן עס צו אונדז