10AX115H2F34E2SG FPGA Arria® 10 GX Family 1150000 סעלז 20nm טעכנאָלאָגיע 0.9V 1152-Pin FC-FBGA
פּראָדוקט טעכניש ספּעסאַפאַקיישאַנז
אי.יו. RoHS | געהאָרכיק |
ECCN (USA) | 3A991 |
טייל סטאַטוס | אַקטיוו |
HTS | 8542.39.00.01 |
SVHC | יא |
SVHC יקסידז שוועל | יא |
אַוטאָמאָטיווע | No |
PPAP | No |
משפּחה נאָמען | Arria® 10 GX |
פּראָצעס טעכנאָלאָגיע | 20nm |
באַניצער I / Os | 504 |
נומער פון רעדזשיסטערז | 1708800 |
אַפּערייטינג סופּפּלי וואָולטידזש (V) | 0.9 |
לאָגיק עלעמענטן | 1150000 |
נומער פון מולטיפּליערס | 3036 (18x19) |
פּראָגראַם זכּרון טיפּ | SRAM |
עמבעדיד זכּרון (Kbit) | 54260 |
גאַנץ נומער פון בלאָק באַראַן | 2713 |
EMACS | 3 |
מיטל לאָגיק וניץ | 1150000 |
דיווייס נומער פון דללס/פּללס | 32 |
טראַנססעיווער טשאַנאַלז | 96 |
טראַנססעיווער גיכקייַט (Gbps) | 17.4 |
דעדאַקייטאַד דספּ | 1518 |
PCIe | 4 |
פּראָגראַממאַביליטי | יא |
רעפּראָגראַממאַביליטי שטיצן | יא |
קאָפּי פּראַטעקשאַן | יא |
אין-סיסטעם פּראָגראַממאַביליטי | יא |
ספּיד גראַדע | 2 |
איין-ענדעד י / אָ סטאַנדאַרדס | LVTTL|LVCMOS |
פונדרויסנדיק זכּרון צובינד | DDR3 SDRAM|DDR4|LPDDR3|RLDRAM II|RLDRAM III|QDRII+SRAM |
מינימום אַפּערייטינג סופּפּלי וואָולטידזש (V) | 0.87 |
מאַקסימום אַפּערייטינג סופּפּלי וואָולטידזש (V) | 0.93 |
I/O וואָולטידזש (V) | 1.2|1.25|1.35|1.5|1.8|2.5|3 |
מינימום אַפּערייטינג טעמפּעראַטור (°C) | 0 |
מאַקסימום אַפּערייטינג טעמפּעראַטור (°C) | 100 |
סאַפּלייער טעמפּעראַטור גראַד | עקסטענדעד |
טריידנאַמע | אַריאַ |
מאַונטינג | ייבערפלאַך בארג |
פּעקל הייך | 2.95 |
פּעקל ברייט | 35 |
פּעקל לענג | 35 |
פּקב געביטן | 1152 |
נאָרמאַל פּעקל נאָמען | BGA |
סאַפּלייער פּאַקקאַגע | FC-FBGA |
שטיפט גראף | 1152 |
פירן פאָרעם | באַלל |
די חילוק און באַציונג צווישן FPGA און CPLD
1. פפּגאַ דעפֿיניציע און קעראַקטעריסטיקס
FPGAאַדאַפּץ אַ נייַע באַגריף מיטן נאָמען Logic Cell Array (LCA) און קאָנפיגוראַבלע לאָגיק בלאַק (CLB) און ינפּוט רעזולטאַט (IOB) בלאָק און ינטערקאַנעקט.די קאָנפיגוראַבלע לאָגיק מאָדולע איז די גרונט אַפּאַראַט צו פאַרשטיין די באַניצער פונקציע, וואָס איז יוזשאַוואַלי עריינדזשד אין אַ מענגע און פאַרשפּרייטן די גאנצע שפּאָן.די אַרייַנשרייַב-רעזולטאַט מאָדולע IOB קאַמפּליץ די צובינד צווישן די לאָגיק אויף די שפּאָן און די פונדרויסנדיק פּעקל שטיפט, און איז יוזשאַוואַלי עריינדזשד אַרום די שפּאָן מענגע.אינערלעכער וויירינג באשטייט פון פאַרשידן לענג פון דראָט סעגמאַנץ און עטלעכע פּראָוגראַמאַבאַל קשר סוויטשיז, וואָס פאַרבינדן פאַרשידן פּראָוגראַמאַבאַל לאָגיק בלאַקס אָדער י / אָ בלאַקס צו פאָרעם אַ קרייַז מיט אַ ספּעציפיש פֿונקציע.
די יקערדיק פֿעיִקייטן פון FPGA זענען:
- ניצן פפּגאַ צו פּלאַן אַסיק קרייַז, ניצערס טאָן ניט דאַרפֿן צו פּרויעקט פּראָדוקציע, קענען באַקומען אַ פּאַסיק שפּאָן;
- די FPGA קענען זיין געוויינט ווי אַ פּילאָט מוסטער פון אנדערע גאָר קאַסטאַמייזד אָדער האַלב-קאַסטאַמייזדASIC סערקאַץ;
- עס זענען שעפעדיק טריגערז און י / אָ פּינס אין FPGA;
- FPGA איז איינער פון די דעוויסעס מיט די שאָרטיסט פּלאַן ציקל, די לאָואַסט אַנטוויקלונג קאָס און די לאָואַסט ריזיקירן אין ASIC קרייַז.
- FPGA אַדאַפּץ הויך-גיכקייַט CHMOS פּראָצעס, נידעריק מאַכט קאַנסאַמשאַן און קענען זיין קאַמפּאַטאַבאַל מיט קמאָס און טטל לעוועלס.
2, קפּלד דעפֿיניציע און קעראַקטעריסטיקס
CPLDאיז דער הויפּט פארפאסט פון פּראָוגראַמאַבאַל לאָגיק מאַקראָ צעל (LMC) אַרום דעם צענטער פון די פּראָוגראַמאַבאַל ינטערקאַנעקשאַן מאַטריץ אַפּאַראַט, אין וואָס די LMC לאָגיק סטרוקטור איז מער קאָמפּליצירט, און האט אַ קאָמפּלעקס ינטערקאַנעקשאַן סטרוקטור פון I/O אַפּאַראַט, קענען זיין דזשענערייטאַד דורך די באַניצער לויט צו די באדערפענישן פון די ספּעציפיש קרייַז סטרוקטור, צו פאַרענדיקן זיכער פאַנגקשאַנז.ווייַל די לאָגיק בלאַקס זענען ינטערקאַנעקטיד מיט פאַרפעסטיקט לענג מעטאַל ווירעס אין CPLD, די דיזיינד לאָגיק קרייַז האט צייט פּרידיקטאַביליטי און אַוווידז די כיסאָרן פון דערענדיקט פאָרויסזאָגן פון די טיימינג פון סעגמענטעד ינטערקאַנעקט סטרוקטור.אין די 1990 ס, CPLD דעוועלאָפּעד מער ראַפּאַדלי, ניט בלויז מיט עלעקטריקאַל מעקן קעראַקטעריסטיקס, אָבער אויך מיט אַוואַנסירטע פֿעיִקייטן אַזאַ ווי ברעג סקאַנינג און אָנליין פּראָגראַממינג.
די קעראַקטעריסטיקס פון CPLD פּראָגראַממינג זענען ווי גייט:
- לאַדזשיקאַל און זכּרון רעסורסן זענען שעפעדיק (Cypress De1ta 39K200 האט מער ווי 480 קב פון באַראַן);
- פלעקסאַבאַל טיימינג מאָדעל מיט יבעריק רוטינג רעסורסן;
- פלעקסאַבאַל צו טוישן די שטיפט רעזולטאַט;
- קענען זיין אינסטאַלירן אויף די סיסטעם און ריפּראָוגראַמד;
- גרויס נומער פון איך / אָ וניץ;
3. דיפפערענסעס און קאַנעקשאַנז צווישן פפּגאַ און קפּלד
CPLD איז די אַבריווייישאַן פון קאָמפּלעקס פּראָוגראַמאַבאַל לאָגיק מיטל, FPGA איז די אַבריווייישאַן פון פעלד פּראָוגראַמאַבאַל טויער מענגע, די פונקציע פון די צוויי איז בייסיקלי די זעלבע, אָבער די ימפּלאַמענטיישאַן פּרינציפּ איז אַ ביסל אַנדערש, אַזוי מיר קענען מאל איגנאָרירן די חילוק צווישן די צוויי קאַלעקטיוולי. ריפערד צו ווי פּראָוגראַמאַבאַל לאָגיק מיטל אָדער CPLD / FPGA.עס זענען עטלעכע קאָמפּאַניעס וואָס פּראָדוצירן CPLD / FPGas, די גרעסטע דריי זייַנען אַלטעראַ, קסילינקס און לאַט-טיס.CPLD דיקאַמפּאָוזישאַן קאָמבינאַטאָריאַל לאָגיק פונקציע איז זייער שטאַרק, אַ מאַקראָו אַפּאַראַט קענען צעלייגנ אַ טוץ אָדער אפילו מער ווי 20-30 קאָמבינאַטאָריאַל לאָגיק אַרייַנשרייַב.אָבער, אַ LUT פון FPGA קענען בלויז שעפּן די קאַמבאַנשאַנאַל לאָגיק פון 4 ינפּוץ, אַזוי CPLD איז פּאַסיק פֿאַר דיזיינינג קאָמפּלעקס קאַמבאַנשאַנאַל לאָגיק אַזאַ ווי דיקאָודינג.אָבער, דער מאַנופאַקטורינג פּראָצעס פון FPGA דיטערמאַנז אַז די נומער פון LUTs און טריגערז קאַנטיינד אין די FPGA שפּאָן איז זייער גרויס, אָפט טויזנטער פון טויזנטער, CPLD קענען בכלל בלויז דערגרייכן 512 לאַדזשיקאַל וניץ, און אויב די שפּאָן פּרייַז איז צעטיילט דורך די נומער פון לאַדזשיקאַל וניץ. וניץ, די דורכשניטלעך לאַדזשיקאַל אַפּאַראַט פּרייַז פון FPGA איז פיל נידעריקער ווי אַז פון CPLD.אַזוי אויב אַ גרויס נומער פון טריגערז זענען געניצט אין דעם פּלאַן, אַזאַ ווי דיזיינינג אַ קאָמפּלעקס טיימינג לאָגיק, די נוצן פון אַ FPGA איז אַ גוט ברירה.
כאָטש ביידע FPGA און CPLD זענען פּראָוגראַמאַבאַל אַסיק דעוויסעס און האָבן פילע פּראָסט קעראַקטעריסטיקס, רעכט צו די דיפעראַנסיז אין די סטרוקטור פון CPLD און FPGA, זיי האָבן זייער אייגענע קעראַקטעריסטיקס:
- CPLD איז מער פּאַסיק פֿאַר קאַמפּליטינג פאַרשידן אַלגערידאַמז און קאָמבינאַטאָריאַל לאָגיק, און FPGA איז מער פּאַסיק פֿאַר קאַמפּליטינג סאַקווענטשאַל לאָגיק.אין אנדערע ווערטער, FPGA איז מער פּאַסיק פֿאַר פליפּ-פלאָפּ רייַך סטרוקטור, בשעת CPLD איז מער פּאַסיק פֿאַר פליפּ-פלאָפּ לימיטעד און פּראָדוקט טערמין רייַך סטרוקטור.
- די קעסיידערדיק רוטינג סטרוקטור פון CPLD דיטערמאַנז אַז די פאַרהאַלטן פון די טיימינג איז מונדיר און פּרידיקטאַבאַל, בשעת די סעגמענטעד רוטינג סטרוקטור פון FPGA דיטערמאַנז אַז די פאַרהאַלטן איז אַנפּרידיקטאַבאַל.
- FPGA האט מער בייגיקייט ווי CPLD אין פּראָגראַממינג.
- CPLD איז פּראָוגראַמד דורך מאָדיפיצירן די לאָגיק פאַנגקשאַנז פון אַ פאַרפעסטיקט ינערלעך קרייַז, בשעת FPGA איז פּראָוגראַמד דורך טשאַנגינג די וויירינג פון די ינערלעך קשר.
- פפּגאַס קענען זיין פּראָוגראַמד אונטער לאָגיק טויערן, בשעת CPLDS זענען פּראָוגראַמד אונטער לאָגיק בלאַקס.
- FPGA איז מער ינאַגרייטיד ווי CPLD און האט מער קאָמפּליצירט וויירינג סטרוקטור און לאָגיק ימפּלאַמענטיישאַן.
אין אַלגעמיין, די מאַכט קאַנסאַמשאַן פון CPLD איז גרעסער ווי אַז פון FPGA, און די העכער די ינאַגריישאַן גראַד, די מער קלאָר ווי דער טאָג.