XCVU9P-2FLGA2104I - ינטעגראַטעד סירקויץ, עמבעדיד, FPGAs (פעלד פּראָגראַממאַבלע טויער מענגע)

פּרינציפּ פון אָפּעראַציע:
FPGAs נוצן אַ באַגריף אַזאַ ווי די Logic Cell Array (LCA), וואָס ינעווייניק באשטייט פון דריי פּאַרץ: די קאָנפיגוראַבלע לאָגיק בלאָק (CLB), די ינפּוט רעזולטאַט בלאָק (IOB) און די אינערלעכער ינטערקאַנעקט.פעלד פּראָגראַממאַבלע גייט אַררייַס (FPGAs) זענען פּראָוגראַמאַבאַל דעוויסעס מיט אַ אַנדערש אַרקאַטעקטשער ווי טראדיציאנעלן לאָגיק סערקאַץ און טויער ערייז אַזאַ ווי PAL, GAL און CPLD דעוויסעס.די לאָגיק פון די FPGA איז ימפּלאַמענאַד דורך לאָודינג די ינערלעך סטאַטיק זכּרון סעלז מיט פּראָוגראַמד דאַטן, די וואַלועס סטאָרד אין די זכּרון סעלז באַשטימען די לאָגיק פונקציע פון ​​​​די לאָגיק סעלז און די וועג ווי די מאַדזשולז זענען פארבונדן צו יעדער אנדערער אָדער צו די I / אָ.די וואַלועס סטאָרד אין די זכּרון סעלז באַשטימען די לאַדזשיקאַל פונקציע פון ​​​​די לאָגיק סעלז און די וועג ווי די מאַדזשולז זענען לינגקט צו יעדער אנדערער אָדער צו די I / Os, און לעסאָף די פאַנגקשאַנז וואָס קענען זיין ימפּלאַמענאַד אין די FPGA, וואָס אַלאַוז אַנלימאַטאַד פּראָגראַממינג. .

טשיפּ פּלאַן:
קאַמפּערד מיט אנדערע טייפּס פון שפּאָן פּלאַן, אַ העכער שוועל און אַ מער שטרענג יקערדיק פּלאַן לויפן איז יוזשאַוואַלי פארלאנגט וועגן FPGA טשיפּס.אין באַזונדער, דער פּלאַן זאָל זיין ענג לינגקט צו די FPGA סכעמאַטיש, וואָס אַלאַוז אַ גרעסערע וואָג פון ספּעציעל שפּאָן פּלאַן.דורך ניצן מאַטלאַב און ספּעציעל פּלאַן אַלגערידאַמז אין C, עס זאָל זיין מעגלעך צו דערגרייכן אַ גלאַט טראַנספאָרמאַציע אין אַלע אינסטרוקציעס און אַזוי ענשור אַז עס איז אין שורה מיט די מיינסטרים שפּאָן פּלאַן טראכטן.אויב דאָס איז דער פאַל, עס איז יוזשאַוואַלי נייטיק צו פאָקוס אויף די אָרדערלי ינטאַגריישאַן פון קאַמפּאָונאַנץ און די קאָראַספּאַנדינג פּלאַן שפּראַך צו ענשור אַ ניצלעך און ליינעוודיק שפּאָן פּלאַן.די נוצן פון FPGAs ינייבאַלז ברעט דיבאַגינג, קאָד סימיאַליישאַן און אנדערע פֿאַרבונדענע פּלאַן אַפּעריישאַנז צו ענשור אַז די קראַנט קאָד איז געשריבן אין אַ וועג און אַז די פּלאַן לייזונג טרעפן די ספּעציפיש פּלאַן רעקווירעמענץ.אין אַדישאַן צו דעם, די פּלאַן אַלגערידאַמז זאָל זיין פּרייאָראַטייזד אין סדר צו אַפּטאַמייז די פּרויעקט פּלאַן און די יפעקטיוונאַס פון די שפּאָן אָפּעראַציע.ווי אַ דיזיינער, דער ערשטער שריט איז צו בויען אַ ספּעציפיש אַלגערידאַם מאָדולע צו וואָס די שפּאָן קאָד איז שייך.דאָס איז ווייַל פאַר-דיזיינד קאָד העלפּס צו ענשור די רילייאַבילאַטי פון די אַלגערידאַם און באטייטיק אָפּטימיזעס די קוילעלדיק שפּאָן פּלאַן.מיט פול ברעט דיבאַגינג און סימיאַליישאַן טעסטינג, עס זאָל זיין מעגלעך צו רעדוצירן די ציקל צייט קאַנסומד אין דיזיינינג די גאנצע שפּאָן ביי מקור און צו אַפּטאַמייז די קוילעלדיק סטרוקטור פון די יגזיסטינג ייַזנוואַרג.דער נייַע פּראָדוקט פּלאַן מאָדעל איז אָפט געניצט, למשל, ווען דעוועלאָפּינג ניט-נאָרמאַל ייַזנוואַרג ינטערפייסיז.

די הויפּט אַרויסרופן אין FPGA פּלאַן איז צו זיין באַקאַנט מיט די ייַזנוואַרג סיסטעם און זיין ינערלעך רעסורסן, צו ענשור אַז די פּלאַן שפּראַך ינייבאַלז די עפעקטיוו קאָואָרדאַניישאַן פון קאַמפּאָונאַנץ און פֿאַרבעסערן די רידאַביליטי און יוטאַלאַזיישאַן פון די פּראָגראַם.דאָס אויך שטעלט הויך פאדערונגען אויף די דיזיינער, וואָס דאַרף צו באַקומען דערפאַרונג אין קייפל פּראַדזשעקס צו טרעפן די רעקווירעמענץ.

 דער אַלגערידאַם פּלאַן דאַרף פאָקוס אויף ריזאַנאַבלי צו ענשור די לעצט קאַמפּלישאַן פון די פּרויעקט, פאָרשלאָגן אַ לייזונג צו דעם פּראָבלעם באזירט אויף די פאַקטיש סיטואַציע פון ​​​​די פּרויעקט און פֿאַרבעסערן די עפעקטיווקייַט פון די FPGA אָפּעראַציע.נאָך דיטערמאַנינג די אַלגערידאַם זאָל זיין גלייַך צו בויען די מאָדולע, צו פאַסילאַטייט די קאָד פּלאַן שפּעטער.פאַר-דיזיינד קאָד קענען זיין געוויינט אין קאָד פּלאַן צו פֿאַרבעסערן עפעקטיווקייַט און רילייאַבילאַטי.ניט ענלעך ASICs, FPGAs האָבן אַ קירצער אַנטוויקלונג ציקל און קענען זיין קאַמביינד מיט פּלאַן רעקווירעמענץ צו טוישן די סטרוקטור פון די ייַזנוואַרג, וואָס קענען העלפֿן קאָמפּאַניעס געשווינד קאַטער נייַע פּראָדוקטן און טרעפן די באדערפענישן פון ניט-נאָרמאַל צובינד אַנטוויקלונג ווען קאָמוניקאַציע פּראָטאָקאָלס זענען נישט דערוואַקסן.