XC7K420T-2FFG901I - ינאַגרייטיד סירקויץ, עמבעדיד, פעלד פּראָגראַממאַבלע טויער אַררייַס

אַדוואַנטאַגעס
די אַדוואַנטידזשיז פון FPGAs זענען ווי גייט:
(1) FPGAs צונויפשטעלנ זיך פון ייַזנוואַרג רעסורסן אַזאַ ווי לאָגיק סעלז, באַראַן, מולטיפּליערס, אאז"ו ו. דורך ראַשאַנאַלי אָרגאַניזירן די ייַזנוואַרג רעסורסן, ייַזנוואַרג סערקאַץ אַזאַ ווי מולטיפּליערס, רעדזשיסטערז, אַדרעס גענעראַטאָרס, אאז"ו ו.
(2) FPGAs קענען זיין דיזיינד דורך ניצן בלאָק דייאַגראַמז אָדער Verilog HDL, פֿון פּשוט טויער סערקאַץ צו FIR אָדער FFT סערקאַץ.
(3) FPGAs קענען זיין ינפאַנאַטלי ריפּראָוגראַמד, לאָודינג אַ נייַע פּלאַן לייזונג אין בלויז אַ ביסל הונדערט מיליסעקאַנדז, ניצן ריקאַנפיגיעריישאַן צו רעדוצירן ייַזנוואַרג אָוווערכעד.
(4) די אַפּערייטינג אָפטקייַט פון די FPGA איז באשלאסן דורך די FPGA שפּאָן און די פּלאַן, און קענען זיין מאַדאַפייד אָדער ריפּלייסט מיט אַ פאַסטער שפּאָן צו טרעפן זיכער פאדערן רעקווירעמענץ (כאָטש, פון קורס, די אַפּערייטינג אָפטקייַט איז נישט אַנלימאַטאַד און קענען זיין געוואקסן, אָבער איז גאַווערנד דורך קראַנט IC פּראַסעסאַז און אנדערע סיבות).
דיסאַדוואַנטידזשיז
די דיסאַדוואַנטידזשיז פון FPGAs זענען ווי גייט:
(1) FPGAs פאַרלאָזנ אויף ייַזנוואַרג ימפּלאַמענטיישאַן פֿאַר אַלע פאַנגקשאַנז און קענען נישט ינסטרומענט אַפּעריישאַנז אַזאַ ווי בראַנטשינג קאַנדישאַנאַל דזשאַמפּס.
(2) FPGAs קענען בלויז ינסטרומענט פאַרפעסטיקט-פונט אַפּעריישאַנז.
אין קיצער: FPGAs פאַרלאָזנ זיך ייַזנוואַרג צו ינסטרומענט אַלע פאַנגקשאַנז און קענען זיין קאַמפּערד מיט דעדאַקייטאַד טשיפּס אין טערמינען פון גיכקייַט, אָבער עס איז אַ גרויס ריס אין פּלאַן בייגיקייט קאַמפּערד מיט פּראַסעסערז פֿאַר אַלגעמיין ציל.

פּלאַן שפּראַכן און פּלאַטפאָרמס

פּראָגראַממאַבלע לאָגיק דעוויסעס זענען ייַזנוואַרג קאַריערז וואָס קאַנקרעטיזירן די געגרינדעט פאַנגקשאַנז און טעכניש ספּעסאַפאַקיישאַנז פון עלעקטראָניש אַפּלאַקיישאַנז דורך EDA טעכנאָלאָגיע.FPGAs, ווי איינער פון די מיינסטרים דעוויסעס וואָס ינסטרומענט דעם דרך, זענען גלייך באַניצער-אָריענטיד, גאָר פלעקסאַבאַל און ווערסאַטאַל, גרינג צו נוצן און שנעל צו פּרובירן און ינסטרומענט אין ייַזנוואַרג.
האַרדוואַרע דיסקריפּשאַן שפּראַך (HDL) איז אַ שפּראַך געניצט צו פּלאַן דיגיטאַל לאָגיק סיסטעמען און באַשרייַבן דיגיטאַל סערקאַץ, די מערסט אָפט געניצט זענען VHDL, Verilog HDL, System Verilog און System C.
ווי אַן אַלע-קייַלעכיק ייַזנוואַרג באַשרייַבונג שפּראַך, די זייער הויך ספּיד ינטעגראַטעד קרייַז האַרדוואַרע באַשרייַבונג שפּראַך (VHDL) האט די קעראַקטעריסטיקס פון זיין פרייַ פון די ספּעציפיש ייַזנוואַרג קרייַז און פרייַ פון די פּלאַן פּלאַטפאָרמע, מיט די אַדוואַנטידזשיז פון ברייט קייט באַשרייַבונג פיייקייט, ניט אָפענגיק אויף ספּעציפיש דעוויסעס, און די פיייקייַט צו באַשרייַבן די פּלאַן פון קאָמפּלעקס קאָנטראָל לאָגיק אין אַ שטרענג און קאַנסייס קאָד, אאז"ו ו עס איז געשטיצט דורך פילע EDA קאָמפּאַניעס און איז וויידלי געניצט אין די פעלד פון עלעקטראָניש פּלאַן.וויידלי געניצט.
VHDL איז אַ הויך-מדרגה שפּראַך פֿאַר קרייַז פּלאַן, און קאַמפּערד מיט אנדערע ייַזנוואַרג באַשרייַבונג שפּראַכן, עס האט די קעראַקטעריסטיקס פון אַ פּשוט שפּראַך, בייגיקייט און זעלבסטשטענדיקייַט פון מיטל פּלאַן, מאכן עס אַ פּראָסט ייַזנוואַרג באַשרייַבונג שפּראַך פֿאַר EDA טעכנאָלאָגיע און מאַכן EDA טעכנאָלאָגיע מער. צוטריטלעך צו דיזיינערז.
Verilog HDL איז אַ וויידלי געניצט ייַזנוואַרג באַשרייַבונג שפּראַך וואָס קענען זיין געוויינט אין קייפל סטאַגעס פון די ייַזנוואַרג פּלאַן פּראָצעס, אַרייַנגערעכנט מאָדעלינג, סינטעז און סימיאַליישאַן.
Verilog HDL אַדוואַנטאַגעס: ענלעך צו C, גרינג צו לערנען און פלעקסאַבאַל.פאַל-שפּירעוודיק.אַדוואַנטאַגעס אין שרייבן סטימול און מאָדעלינג.דיסאַדוואַנטידזשיז: פילע ערראָרס קענען ניט זיין דיטעקטאַד אין די קאַמפּיילינג צייט.
VHDL פּראָס: שטרענג סינטאַקס, קלאָר כייעראַרקי.דיסאַדוואַנטידזשיז: לאַנג פאַמיליאַריזאַטיאָן צייַט, נישט פלעקסאַבאַל גענוג.
Quartus_II ווייכווארג איז אַ פולשטענדיק מאַלטי-פּלאַטפאָרמע פּלאַן סוויווע דעוועלאָפּעד דורך Altera, וואָס קענען טרעפן די פּלאַן באדערפענישן פון פאַרשידן FPGAs און CPLDs, און איז אַ פולשטענדיק סוויווע פֿאַר אויף-שפּאָן פּראָוגראַמאַבאַל סיסטעם פּלאַן.
Vivado Design Suite, אַן ינאַגרייטיד פּלאַן סוויווע באפרייט דורך FPGA פאַרקויפער Xilinx אין 2012. עס כולל אַ העכסט ינאַגרייטיד פּלאַן סוויווע און אַ נייַע דור פון מכשירים פון סיסטעם צו IC מדרגה, אַלע געבויט אויף אַ שערד סקאַלאַבלע דאַטן מאָדעל און אַ פּראָסט דיבאַג סוויווע.די Xilinx Vivado Design Suite גיט FIFO IP קאָרעס וואָס קענען זיין לייכט געווענדט צו דיזיינז.