XC2C256-7TQG144C QFP144 קסילינקס טשיפּס 1.8V ינפּוט-רעזולטאַט קוואַנטיטי 118 בליץ PLD IC עלעקטראָניש

פּראָדוקט אַטריביוץ

באריכט פּראָדוקט אינפֿאָרמאַציע טעות

View Similar

דאקומענטן & מעדיע

ענוויראָנמענטאַל & עקספּאָרט קלאַססיפיקאַטיאָנס

 א קאָמפּלעקס פּראָוגראַמאַבאַל לאָגיק מיטל (CPLD) איז אַ לאָגיק מיטל מיט גאָר פּראָוגראַמאַבאַל און / אָדער ערייז און מאַקראָסעללס.מאַקראָסעללס זענען די הויפּט בנין בלאַקס פון אַ CPLD, וואָס אַנטהאַלטן קאָמפּלעקס לאָגיק אַפּעריישאַנז און לאָגיק פֿאַר ימפּלאַמענינג דיסדזשונקטיווע נאָרמאַל פאָרעם אויסדרוקן.און / אָדער ערייז זענען גאָר רעפּראָגראַממאַבלע און פאַראַנטוואָרטלעך פֿאַר פּערפאָרמינג פאַרשידן לאָגיק פאַנגקשאַנז.מאַקראָסעללס קענען אויך זיין דיפיינד ווי פאַנגקשאַנאַל בלאַקס פאַראַנטוואָרטלעך פֿאַר פּערפאָרמינג סאַקווענטשאַל אָדער קאָמבינאַטאָריאַל לאָגיק.

 א קאָמפּלעקס פּראָוגראַמאַבאַל לאָגיק מיטל איז אַן ינאַווייטיוו פּראָדוקט קאַמפּערד מיט פריער לאָגיק דעוויסעס ווי פּראָוגראַמאַבאַל לאָגיק ערייז (PLA) און פּראָגראַממאַבלע אַרריי לאָגיק (PAL).די פריער לאָגיק דעוויסעס זענען נישט פּראָוגראַמאַבאַל, אַזוי די לאָגיק איז געבויט דורך קאַמביינינג קייפל לאָגיק טשיפּס צוזאַמען.א CPLD האט אַ קאַמפּלעקסיטי צווישן פּאַלס און פעלד-פּראָוגראַמאַבאַל טויער ערייז (FPGAs).עס אויך האט די אַרקאַטעקטשעראַל פֿעיִקייטן פון ביידע PALs און FPGAs.דער הויפּט אַרקאַטעקטשעראַל חילוק צווישן אַ CPLD און FPGA איז אַז FPGAs זענען באזירט אויף לוקאַפּ טישן, כאָטש CPLDs זענען באזירט אויף ים-פון-גאַטעס.

די פּראָסט פֿעיִקייטן פון CPLDs און FPGAs זענען אַז זיי ביידע האָבן גרויס נומער פון טויערן און פלעקסאַבאַל פּראַוויזשאַנז פֿאַר לאָגיק.כוועראַז פּראָסט פֿעיִקייטן צווישן CPLDs און PALs אַרייַננעמען ניט-וואַלאַטאַל קאַנפיגיעריישאַן זכּרון.CPLDs זענען פירער אין די מאַרק פון פּראָוגראַמאַבאַל לאָגיק דעוויסעס, מיט קייפל בענעפיץ ווי אַוואַנסירטע פּראָגראַממינג, נידעריק פּרייַז, ניט-וואַלאַטאַל און גרינג צו נוצן.

 אקאָמפּלעקס פּראָוגראַמאַבאַל לאָגיק מיטל(CPLD) איז אפּראָוגראַמאַבאַל לאָגיק מיטלמיט קאַמפּלעקסיטי צווישן אַז פוןPALsאוןFPGAs, און אַרקאַטעקטשעראַל פֿעיִקייטן פון ביידע.די הויפּט בנין בלאָק פון די CPLD איז אַמאַקראָסעלל, וואָס כּולל לאָגיק ימפּלאַמענינגדיסדזשונקטיווע נאָרמאַל פאָרעםאויסדרוקן און מער ספּעשאַלייזד לאָגיק אַפּעריישאַנז.

איינריכטונגען[רעדאַגירן]

עטלעכע פון ​​די CPLD פֿעיִקייטן זענען אין פּראָסט מיטPALs:

• ניט-וואַלאַטאַל קאַנפיגיעריישאַן זכּרון.ניט ענלעך פילע FPGAs, אַ פונדרויסנדיק קאַנפיגיעריישאַןראַםאיז ניט פארלאנגט, און די CPLD קענען פונקציאָנירן גלייך ווען די סיסטעם סטאַרטאַפּ.
• פֿאַר פילע לעגאַט CPLD דעוויסעס, רוטינג קאַנסטריינץ רובֿ לאָגיק בלאַקס צו האָבן אַרייַנשרייַב און רעזולטאַט סיגנאַלז פארבונדן צו פונדרויסנדיק פּינס, רידוסינג אַפּערטונאַטיז פֿאַר ינערלעך שטאַט סטאָרידזש און דיפּלי לייערד לאָגיק.דאָס איז יוזשאַוואַלי נישט אַ פאַקטאָר פֿאַר גרעסערע CPLDs און נייַער CPLD פּראָדוקט משפחות.

אנדערע פֿעיִקייטן זענען אין פּראָסט מיטFPGAs:

• גרויס נומער פון טויערן בנימצא.CPLDs טיפּיקלי האָבן די עקוויוואַלענט פון טויזנטער צו טענס פון טויזנטער פוןלאָגיק טויערן, אַלאַוינג ימפּלאַמענטיישאַן פון מאַדעראַטלי קאָמפּליצירט דאַטן פּראַסעסינג דעוויסעס.PALs טיפּיקלי האָבן אַ ביסל הונדערט טויער יקוויוואַלאַנץ אין רובֿ, בשעת FPGAs טיפּיקלי קייט פון טענס פון טויזנטער צו עטלעכע מיליאָן.
• עטלעכע פּראַוויזשאַנז פֿאַר לאָגיק מער פלעקסאַבאַל וויסאַכאַקל פון פּראָדוקטאויסדרוקן, אַרייַנגערעכנט קאָמפּליצירט באַמערקונגען פּאַטס צווישן מאַקראָו סעלז, און ספּעשאַלייזד לאָגיק פֿאַר ימפּלאַמענינג פאַרשידן קאַמאַנלי געוויינט פאַנגקשאַנז, אַזאַ וויגאַנץ נומער אַריטמעטיק.

די מערסט באמערקט חילוק צווישן אַ גרויס CPLD און אַ קליין FPGA איז די בייַזייַן פון ניט-וואַלאַטאַל זכּרון אויף-שפּאָן אין די CPLD, וואָס אַלאַוז CPLDs צו זיין געוויינט פֿאַר "שטיוול לאָודער” פאַנגקשאַנז, איידער איבערגעבן קאָנטראָל צו אנדערע דעוויסעס וואָס האָבן נישט זייער אייגענע שטענדיק פּראָגראַם סטאָרידזש.א גוטע ביישפּיל איז ווען אַ CPLD איז געניצט צו לאָדן קאַנפיגיעריישאַן דאַטן פֿאַר אַ FPGA פֿון ניט-וואַלאַטאַל זכּרון.^[1]

אונטערשיידן[רעדאַגירן]

CPLDs זענען אַן עוואָלוטיאָנאַרי שריט פון אפילו קלענערער דעוויסעס וואָס פּריסידאַד זיי,PLAs(ערשטער שיפּט דורךסיגנעטיקס), אוןPALs.ד י דאזיק ע אי ז געװע ן פארגעםןנאָרמאַל לאָגיקפּראָדוקטן, וואָס געפֿינט קיין פּראָגראַממאַביליטי און זענען געניצט צו בויען לאָגיק פאַנגקשאַנז דורך פיזיקלי וויירינג עטלעכע נאָרמאַל לאָגיק טשיפּס (אָדער הונדערטער פון זיי) צוזאַמען (יוזשאַוואַלי מיט וויירינג אויף אַ געדרוקט קרייַז ברעט אָדער באָרדז, אָבער מאל, ספּעציעל פֿאַר פּראָוטאַטייפּ, ניצןדראָט ייַנוויקלעןוויירינג).

די הויפּט דיסטינגקשאַן צווישן FPGA און CPLD מיטל אַרקאַטעקטשערז איז אַז CPLDs זענען ינעווייניק באזירט אויףקוק-אַרויף טישן(LUTS) בשעת FPGAs נוצןלאָגיק בלאַקס.