נייַ אָריגינעל XQR17V16CC44V ספּאָט לאַגער פפּגאַ פעלד פּראָגראַממאַבלע טויער אַרריי לאָגיק יק שפּאָן ינטעגראַטעד סירקויץ

Xilinx ינטראַדוסיז די הויך-געדיכטקייַט QPro ™ XQR17V16 סעריע ראַדיאַציע פאַרגליווערט קמל קאַנפיגיעריישאַן פּראָמס וואָס צושטעלן אַן גרינג-צו-נוצן, קאָס-עפעקטיוו אופֿן פֿאַר סטאָרינג גרויס Xilinx FPGA קאַנפיגיעריישאַן ביטסטרים.די XQR17V16CC44V איז אַ 3.3 וו מיטל מיט אַ סטאָרידזש קאַפּאַציטעט פון 16 מב און קענען אַרבעטן אין אַ סיריאַל אָדער בייט-ברייט מאָדע.פֿאַר סימפּלאַפייד בלאָק דיאַגראַמע פון ​​די XQR17V16 מיטל אַרקאַטעקטשער.

ווען די FPGA איז אין האר סיריאַל מאָדע, עס דזשענערייץ אַ קאַנפיגיעריישאַן זייגער וואָס דרייווז די PROM.א קורץ אַקסעס צייט נאָך די רייזינג זייגער ברעג, דאַטן ארויס אויף די PROM DATA רעזולטאַט שטיפט וואָס איז קאָננעקטעד צו די FPGA DIN שטיפט.די FPGA דזשענערייץ די צונעמען נומער פון זייגער פּאַלסיז צו פאַרענדיקן די קאַנפיגיעריישאַן.אַמאָל קאַנפיגיערד, עס דיסייבאַלז די PROM.ווען די FPGA איז אין שקלאַף סיריאַל מאָדע, די PROM און די FPGA מוזן ביידע זיין קלאַקט דורך אַ ינקאַמינג סיגנאַל.

ווען די FPGA איז אין Master SelectMAP מאָדע, עס דזשענערייץ די קאַנפיגיעריישאַן זייגער וואָס דרייווז די PROM און די FPGA.נאָך די רייזינג CCLK ברעג, דאַטן זענען בארעכטיגט אויף די PROMS DATA (D0-D7) פּינס.די דאַטן וועט זיין קלאַקט אין די FPGA אויף די פאלגענדע רייזינג ברעג פון די CCLK.ווען די FPGA איז אין Slave SelectMAP מאָדע, די PROM און די FPGA מוזן ביידע זיין קלאַקט דורך אַ ינקאַמינג סיגנאַל.א פריראַנינג אַסאַלייטער קענען זיין געוויינט צו פאָר די CCLK.קייפל דעוויסעס קענען זיין קאַנקאַטאַנייטאַד דורך ניצן די סעאָ רעזולטאַט צו פירן די CE אַרייַנשרייַב פון די פאלגענדע מיטל.די זייגער ינפּוץ און די DATA אַוטפּוץ פון אַלע פּראָמס אין דעם קייט זענען ינטערקאַנעקטיד.אַלע דעוויסעס זענען קאַמפּאַטאַבאַל און קענען זיין קאַסקייד מיט אנדערע מיטגלידער פון דער משפּחה.פֿאַר מיטל פּראָגראַממינג, אָדער די Xilinx ISE Foundation אָדער ISE WebPACK ווייכווארג קאַמפּיילז די FPGA פּלאַן טעקע אין אַ נאָרמאַל העקס פֿאָרמאַט, וואָס איז טראַנספערד צו רובֿ געשעפט פּראַם פּראָוגראַמערז.

איינריכטונגען
• לאַטש-אַרויף ימיון צו לאָזן>120 מעוו/קם2/מג
• געראַנטיד TID פון 50 קראד(סי) פּער ספּעק 1019.5
• פאַבריקייטיד אויף עפּיטאַקסיאַל סאַבסטרייט
• 16Mbit סטאָרידזש קאַפּאַציטעט
• גואַראַנטעעד אָפּעראַציע איבער פול מיליטעריש טעמפּעראַטור קייט: -55°C צו +125°C
• איין מאָל פּראָוגראַמאַבאַל (אָטפּ) לייענען-בלויז זכּרון דיזיינד צו קראָם קאַנפיגיעריישאַן ביטסטרים פון Xilinx FPGA דעוויסעס
• צווייענדיק קאַנפיגיעריישאַן מאָדעס
♦ סיריאַל קאַנפיגיעריישאַן (אַרויף צו 33 מב/ס)
♦ פּאַראַלעל (אַרויף צו 264 מב/ס ביי 33 מהז)
• פּשוט צובינד צו די Xilinx QPro FPGAs
• קאַסקאַדאַבלע פֿאַר סטאָרינג מער אָדער קייפל ביטסטרים
• פּראָגראַממאַבלע באַשטעטיק פּאָולעראַטי (אַקטיוו הויך אָדער אַקטיוו נידעריק) פֿאַר קאַמפּאַטאַבילאַטי מיט פאַרשידענע פפּגאַ סאַלושאַנז
• נידעריק-מאַכט קמאָס פלאָוטינג-טויער פּראָצעס
• 3.3 וו צושטעלן וואָולטידזש
• בנימצא אין סעראַמיק CK44 פּאַקאַדזשאַז (1)
• פּראָגראַממינג שטיצן דורך לידינג פּראָגראַמיסט מאַניאַפאַקטשערערז
• פּלאַן שטיצן ניצן די ISE וויקיפּעדיע אָדער ISE וועבפּאַקק ווייכווארג פּאַקאַדזשאַז
• גואַראַנטעעד 20 יאָר לעבן דאַטן ריטענשאַן
פּראָגראַממינג
די דעוויסעס קענען זיין פּראָוגראַמד אויף פּראָוגראַמערז סאַפּלייד דורך Xilinx אָדער קוואַלאַפייד דריט-פּאַרטיי ווענדאָרס.דער באַניצער מוזן ענשור אַז די צונעמען פּראָגראַממינג אַלגערידאַם און די לעצטע ווערסיע פון ​​די פּראָגראַמיסט ווייכווארג זענען געניצט.די אומרעכט ברירה קענען פּערמאַנאַנטלי שעדיקן די מיטל.
באַשרייַבונג
• לאַטש-אַרויף ימיון צו לאָזן>120 מעוו/קם2/מג
• געראַנטיד TID פון 50 קראד(סי) פּער ספּעק 1019.5
• פאַבריקייטיד אויף עפּיטאַקסיאַל סאַבסטרייט
• 16Mbit סטאָרידזש קאַפּאַציטעט
• גואַראַנטעעד אָפּעראַציע איבער פול מיליטעריש טעמפּעראַטור קייט: -55°C צו +125°C
• איין מאָל פּראָוגראַמאַבאַל (אָטפּ) לייענען-בלויז זכּרון דיזיינד צו קראָם קאַנפיגיעריישאַן ביטסטרים פון Xilinx FPGA דעוויסעס
• צווייענדיק קאַנפיגיעריישאַן מאָדעס
♦ סיריאַל קאַנפיגיעריישאַן (אַרויף צו 33 מב/ס)
♦ פּאַראַלעל (אַרויף צו 264 מב/ס ביי 33 מהז)
• פּשוט צובינד צו די Xilinx QPro FPGAs
• קאַסקאַדאַבלע פֿאַר סטאָרינג מער אָדער קייפל ביטסטרים
• פּראָגראַממאַבלע באַשטעטיק פּאָולעראַטי (אַקטיוו הויך אָדער אַקטיוו
נידעריק) פֿאַר קאַמפּאַטאַבילאַטי מיט פאַרשידענע פפּגאַ סאַלושאַנז
• נידעריק-מאַכט קמאָס פלאָוטינג-טויער פּראָצעס
• 3.3 וו צושטעלן וואָולטידזש
• בנימצא אין סעראַמיק CK44 פּאַקאַדזשאַז (1)
• פּראָגראַממינג שטיצן דורך לידינג פּראָגראַמיסט
מאַניאַפאַקטשערערז
• פּלאַן שטיצן ניצן די ISE וויקיפּעדיע אָדער ISE
וועבפּאַקק ווייכווארג פּאַקאַדזשאַז
• גואַראַנטעעד 20 יאָר לעבן דאַטן ריטענשאַן