מערילטששיפּ ניו & אָריגינעל אין לאַגער עלעקטראָניש קאַמפּאָונאַנץ ינאַגרייטיד קרייַז IC DS90UB928QSQX/NOPB

1.

FPDLINK איז אַ הויך-גיכקייַט דיפערענטשאַל טראַנסמיסיע ויטאָבוס דיזיינד דורך TI, דער הויפּט געניצט צו יבערשיקן בילד דאַטן, אַזאַ ווי אַפּאַראַט און אַרויסווייַזן דאַטן.דער נאָרמאַל איז קעסיידער יוואַלווינג, פון די אָריגינעל פּאָר פון שורות טראַנסמיטינג 720P@60fps בילדער צו די קראַנט פיייקייט צו טראַנסמיסיע 1080P@60fps, מיט סאַבסאַקוואַנט טשיפּס שטיצן אפילו העכער בילד רעזאַלושאַנז.די טראַנסמיסיע דיסטאַנסע איז אויך זייער לאַנג, ריטשינג אַרום 20 ם, וואָס מאכט עס ידעאַל פֿאַר אָטאַמאָוטיוו אַפּלאַקיישאַנז.

FPDLINK האט אַ הויך-גיכקייַט פאָרויס קאַנאַל פֿאַר טראַנסמיטינג הויך-גיכקייַט בילד דאַטן און אַ קליין חלק פון קאָנטראָל דאַטן.עס איז אויך אַ לעפיערעך נידעריק-גיכקייַט צוריק קאַנאַל פֿאַר טראַנסמיסיע פון ​​פאַרקערט קאָנטראָל אינפֿאָרמאַציע.די פאָרויס און צוריק קאָמוניקאַציע פאָרעם אַ ביי-דירעקטיאָנאַל קאָנטראָל קאַנאַל, וואָס פירט צו די קלוג פּלאַן פון די I2C אין FPDLINK וואָס וועט זיין דיסקאַסט אין דעם פּאַפּיר.

FPDLINK איז גענוצט מיט אַ סיריאַליזער און אַ דעסעריאַלייזער פּערד צוזאַמען, די קפּו קענען זיין קאָננעקטעד צו די סיריאַליזער אָדער די דעסיריאַלייזער, דיפּענדינג אויף די אַפּלאַקיישאַן.צום ביישפּיל, אין אַ אַפּאַראַט אַפּלאַקיישאַן, דער אַפּאַראַט סענסער קאַנעקץ צו די סיריאַליזער און סענדז דאַטן צו די דעסיריאַלייזער, בשעת די קפּו נעמט די דאַטן געשיקט פון די דעסיריאַלייזער.אין אַ אַרויסווייַזן אַפּלאַקיישאַן, די קפּו סענדז דאַטן צו די סיריאַליזער און די דעסיריאַלייזער נעמט די דאַטן פֿון די סיריאַליזער און סענדז עס צו די לקד פאַרשטעלן פֿאַר ווייַז.

2.

די i2c פון די קפּו קענען זיין קאָננעקטעד צו די סיריאַליזער אָדער די i2c פון די דיסעריאַליזער.די FPDLINK שפּאָן נעמט די I2C אינפֿאָרמאַציע געשיקט דורך די קפּו און טראַנסמיטט די I2C אינפֿאָרמאַציע צו די אנדערע סוף דורך די FPDLINK.ווי מיר וויסן, אין די i2c פּראָטאָקאָל, די SDA איז סינגקראַנייזד דורך SCL.אין אַלגעמיין אַפּלאַקיישאַנז, דאַטן זענען לאַטשעד אויף די רייזינג ברעג פון SCL, וואָס ריקווייערז די בעל אָדער שקלאַף צו זיין גרייט פֿאַר דאַטן אויף די פאַלינג ברעג פון SCL.אבער אין פפדלינק, וויבאלד פפדלינק טראנסמיטיע איז טיימד איז נישטא קיין פראבלעם ווען דער בעל שיקט דאטה, כאטש דער שקלאפער באקומט די דאטא עטליכע זייגערס שפעטער ווי דער בעל שיקט עס, אבער עס איז א פראבלעם ווען דער שקלאפער ענטפערט צום בעל. , למשל, ווען דער שקלאַף ריספּאַנדז צו די בעל מיט אַ ACK ווען די ACK איז טראַנסמיטטעד צו די בעל, עס איז שוין שפּעטער ווי די צייט געשיקט דורך די שקלאַף, ד"ה עס איז שוין דורכגעגאנגען די FPDLINK פאַרהאַלטן און קען האָבן מיסט די רייזינג. די ברעג פון די SCL.

צומ גליק, די i2c פּראָטאָקאָל נעמט דעם סיטואַציע אין חשבון.i2c ספּעציפיצירט אַ פאַרמאָג גערופֿן i2c סטרעטש, וואָס מיטל אַז די i2c שקלאַף קענען ציען די SCL אַראָפּ איידער שיקט די ACK אויב עס איז נישט גרייט, אַזוי אַז דער בעל וועט פאַרלאָזן ווען איר פּרוּווט צו ציען די SCL אַזוי אַז דער בעל וועט פאָרזעצן צו פּרובירן. ציען די SCL אַרויף און וואַרטן פֿאַר די, דעריבער ווען אַנאַלייזינג די i2c וואַוועפאָרם אויף די FPDLINK שקלאַף זייַט, מיר וועלן געפֿינען אַז יעדער מאָל די שקלאַף אַדרעס טייל איז געשיקט, עס זענען בלויז 8 ביטן, און די ACK וועט זיין ריספּאַנדיד שפּעטער.

TI ס FPDLINK שפּאָן ניצט דעם שטריך, אַנשטאָט פון פשוט פאָרווערדינג די באקומען i2c וואַוועפאָרם (ד"ה בעכעסקעם די זעלבע באַוד קורס ווי די סענדער), עס ריטראַנסמיטז די באקומען דאַטן מיט די באַוד קורס באַשטימט אויף די FPDLINK שפּאָן.דאָס איז דעריבער וויכטיק צו טאָן ווען אַנאַלייזינג די i2c וואַוועפאָרם אויף די FPDLINK שקלאַף זייַט.די CPU i2c באַוד קורס קען זיין 400K, אָבער די i2c באַוד קורס אויף די FPDLINK שקלאַף זייַט איז 100K אָדער 1M, דיפּענדינג אויף די SCL הויך און נידעריק סעטטינגס אין די FPDLINK שפּאָן.